ATOMERA 어반라이프인서울6

https://ir.atomera.com/news/incize-and-atomera-announce-strategic-collaboration-to-advance-gan-on-si-technology-for-next-gen-rf-and-power/18dc8dd2-00a7-4d71-9034-a22d8140d34b

Incize와 Atomera, 차세대 RF 및 전력 장치를 위한 실리콘 기반 GaN(GaN-on-Si) 기술 발전을 위한 전략적 협력 발표

벨기에의 첨단 반도체 특성 분석 및 모델링 기업 Incize와 첨단 반도체 소재 분야의 선두주자 Atomera(Nasdaq: ATOM)가 오늘 실리콘 기판 위 갈륨 나이트라이드(GaN-on-Si) 기술을 고도화하기 위한 전략적 협력을 발표했습니다.

일부 응용 분야에서 기존의 실리콘 반도체는 성능 한계에 부딪히고 있습니다. GaN-on-Si 기술은 GaN의 우수한 성능과 실리콘의 대량 생산성을 결합하여 확장 가능하고 비용 효율적인 대안을 제공합니다. Atomera의 미어스 실리콘 기술™(MST®)과 Incize의 첨단 특성 분석 역량을 결합함으로써 차세대 RF 및 전력 장치의 양산화까지의 시간을 단축할 것으로 기대됩니다.

이번 파트너십은 원자 단위로 설계된 초박막 실리콘 필름인 Atomera의 독자 기술 MST®가 트랜지스터의 성능, 에너지 효율 및 신뢰성을 개선하는 한편, Incize의 최첨단 특성 분석 플랫폼이 기판 트랩 분석, 잡음, 선형성, 열 영향 및 DC부터 밀리미터파(mmWave)에 이르는 RF 성능 전반을 평가하도록 설계되었습니다.

공동 프로그램은 고주파 및 고전력 응용을 위한 GaN-on-Si 장치 성능 최적화에 집중할 예정이며, 주요 목표 시장은 무선 인프라(5G/6G), 위성 통신 및 첨단 전력 전자장치 분야입니다.

“MST® 기술이 실리콘 기반 장치에서 이미 유망한 이점을 보여주고 있는 Atomera와 협력하게 되어 매우 기쁩니다.”라고 Incize의 CEO Dr. Mostafa Emam은 말했습니다. “저희의 첨단 RF 기술 지원 역량을 Atomera의 혁신에 접목시켜 GaN-on-Si 플랫폼에서 성능, 효율성, 신뢰성의 새로운 경계를 열어가고자 합니다.”

Atomera의 CEO Scott Bibaud는 “GaN-on-Si 분야에서 입증된 성과와 탁월한 측정·모델링 역량을 보유한 Incize는 이상적인 파트너입니다.”라고 말하며, “MST®를 활용해 화합물 반도체 장치의 한계를 뛰어넘고 고객에게 획기적인 솔루션을 제공할 방법을 함께 모색할 것입니다.”라고 덧붙였습니다.

Atomera의 설립자 겸 CTO인 Dr. Robert Mears는 “전통적 실리콘을 넘어 MST®를 탐구하는 모습을 보게 되어 매우 기쁩니다.”라며, “GaN-on-Si는 매력적이면서도 빠르게 진화하는 분야이며, Incize의 심층 RF 장치 물리 이해와 세계적 수준의 측정 역량이 MST®의 이 기술 기여 가능성을 조사하는 데 뛰어난 기회를 제공할 것입니다.”라고 강조했습니다.

이번 협력에서는 다음 항목을 포함한 MST®의 GaN-on-Si 장치 구조 통합을 탐구하며, Incize의 독자적 측정 기법을 통해 다음을 평가할 예정입니다.

GaN 층과 실리콘 기판 간 인터페이스 품질 개선

기생 효과 및 기판 손실 감소

트랩 유발 잡음 및 누설 전류 저감

선형성 및 RF 전력 처리 능력 향상

이 파트너십은 소재 혁신과 장치 수준 성능을 잇는 중요한 진전을 의미합니다.

About Incize

Incize는 첨단 RF 반도체 응용 분야에 특화된 기업으로, 특성 분석, 모델링, 공정 개발 및 PDK 지원 등 다양한 기술 지원 서비스를 제공합니다. 전 세계 기판 제조업체, 파운드리, 팹리스 기업과 협력하여 첨단 반도체 개발을 지원합니다. 본사는 벨기에 루뱅라누브에 위치해 있으며, 자세한 정보는 www.incize.com에서 확인할 수 있습니다.

About Atomera

Atomera Incorporated(Nasdaq: ATOM)는 캘리포니아 로스가토스에 본사를 둔 반도체 소재 및 IP 라이선싱 기업입니다. Atomera의 대표 기술인 미어스 실리콘 기술™(MST®)은 원자 수준에서 소재를 설계해 트랜지스터의 성능과 효율을 향상시킵니다. Atomera는 주요 반도체 기업과 협력해 MST®를 주류 제조 공정에 통합하고 있습니다.

Incize는 반도체를 제조하는 기업은 아니지만, 첨단 RF 반도체의 특성 분석, 모델링, 공정 개발, PDK에 특화된 기업입니다. Incize는 RF Workshop을 4월에 개최하였는데, 당시 퀄컴, STM, SOITEC, Atomera 등 RF반도체 관련 20여개 기업들이 참가하였습니다. Incize는 전세계 55개 고객사에 특성 분석 및 모델링 서비스를 제공하며, GaN-on-Si 플랫폼 고도화를 이끌고 있습니다. 이는 MST가 GaN에서 물리적, 전기적 성능을 입증한 다음 step인 장치 구조 통합에 크게 기여할 수 있는 파트너십을 맺었다는 의미입니다.

GaN-on-Si 기술을 통해 첨단 RF와 Power 반도체를 생산하는 날이 멀지 않았다는 의미입니다. GaN-on-Si에 주목하는 이유는, 화합물 반도체는 기존 Si반도체 대비 성능적으로 뛰어나지만 경제성이 떨어져서 상용화가 어려웠는데, Si 위에 epi 공정으로 화합물을 증착하는 방식으로 경제성을 획기적으로 끌어올리고 있기 때문입니다. 화합물 반도체만으로 반도체를 만들게 되면 수율이 좋지 않아서 6인치 이상으로 만들기 어려웠습니다.

그러나 GaN-on-Si 기술을 사용하면 12인치로 만들 수 있고, 기존 Si공정을 활용해서 만들 수 있습니다. Atomera의 MST는 GaN와 Si층 사이에 MST를 넓게 도포하여 특성과 수율을 높여주는 역할을 합니다. 따라서 경제성을 잡는 것 뿐만 아니라 수율과 특성까지 개선할 수 있는 MST 기술 도입은 GaN-on-SI를 제조하려는 기업 입장에서는 매우 매력적인 선택지가 됩니다.

나스닥에 상장한 기업 중 Aeluma라는 기업도 알루미늄 갈륨 비소(AlGaAs) 화합물을 기존 실리콘 웨이퍼 위에 epi로 증착하는 방식을 사용해서 3인치에서 12인치로 확장하는 혁신을 이루고 있습니다. AlGaAs 화합물은 주로 광 검출기에 사용되고, LiDAR의 성능을 개선시켜, 자율주행/under-display/AR/ToF/우주 광통신/나이트비전 등에 활용될 수 있습니다. 저는 이러한 AlGaAs-on-Si 기술을 가진 기업도 Atomera의 MST와 협업하면 더욱 큰 효과를 볼 수 있다고 생각되어, 그들의 협업을 제안하는 메일을 최근에 보냈습니다.

이렇듯이, 기존 실리콘 웨이퍼 위에 화합물 반도체를 증착하는 방식에서 MST는 활용될 것입니다. 그리고, 이런 화합물 on Si은 앞으로 우리가 실리콘으로는 할 수 없었던 기능을 제공할 것입니다.

별 다른 특이사항은 없어보입니다. 거래량이 작은 스몰캡 특성상 일일 변동폭이 큽니다. 저번에 말씀드린 AlGaAs-on-Si 화합물 반도체를 대면적으로 만드는 기술이 있는 Aeluma와 Atomera CEO는 이미 서로 알고 있다고 답장이 왔습니다.

지난 1분기 컨콜 이후 7달러까지 주가가 오른 다음에, 추가적으로 모멘텀이 없으면서 주가가 다시 내려갔습니다. 실질적으로 회사에 악재가 있다기 보다는 무관심이 주 원인입니다. 대부분의 주식은 관심을 받는 기간동안 빠르게 주가가 상승하고, 관심을 받지 못하는 기업들은 흘러내리기 마련입니다.

기본적으로 시장에서는 존재 자체를 모르는 경우가 많고, 아직 STM과의 계약외에는 실질적으로 표면에 나타난 것이 없기 때문에 현재 AI의 급격한 진보에도 불구하고 관심을 받지 못하고 있습니다.

또한 연구개발을 오랫동안 하면서 적자가 지속되었기에, 회사의 의미있는 진보에도 불구하고 양치기 소년과 같이 보는 시각도 있습니다. 이러한 잘못된 시각들과 무관심이 더해져서 현재의 주가를 형성하고 있다고 생각합니다.

현재 시가총액 2,000억원은 나스닥 시장이 우리나라 시장대비 20배 크다는 점을 감안하면 우리나라 시장에서 시가총액 100억 수준의 마이크로캡 수준으로 거의 의미가 없는 수준입니다. 이 수준에서의 주가 움직임은 어떠한 의미도 가지지 않습니다.

제가 이 회사에 투자를 하는 이유는 현재 한계에 직면한 반도체 공정 기술에 범용적으로 적용될 수 있는 기술이며, 실제로 제가 고객사들에게 확인한 기술 성능 평가가 훌륭하고, 양산 공정에 적용될 시기가 얼마 남지 않았다고 생각하기 때문입니다.

이 기업의 현재 메인 포커스는 Logic중 최선단 GAA공정과 DRAM중 최선단 HBM 공정입니다. 이 분야에서 각각 두개 이상의 고객사와 매우 깊은 평가 작업에 들어갔고, 어떤 고객사와는 연구소장 승인이 나서 작년 말에 CEO 결재단까지 갔다가 로열티에 대한 이견으로 올해말에 다시 협상하기로 된 상황입니다.

올해 1분기에 글로벌 EPI 장비사가 연구개발 비용과 마케팅 인력을 지원하기로 하였다는 점은 이미 고객사가 쓰기로 마음 먹었다고 판단했기 때문으로 보입니다. 그 이전에는 Synopsys가 EDA 툴에 넣어서 고객사에서 simulation을 하도록 지원하면서 많은 고객사들의 평가 작업이 있었습니다. 특허도 예전과 달리 구조 특허가 많이 나오는 상황입니다.

모든 화살은 양산 적용이 멀지 않았다는 것을 가르킵니다. 이 회사의 기술이 최선단 Logic GAA나 DRAM(HBM)에 적용하기로 계약이 되면, 바로 조단위 시총으로 가게 될 겁니다. 정확한 계약 시점을 알기는 어렵지만, 저는 올해말을 기대하고 있습니다.

현재 시총은 STM과의 계약의 가치조차도 반영하고 있지 못하고 있다고 생각하기에, 저는 레버리지를 활용하여 주식 수를 더 늘릴 생각을 하고 있습니다.

제가 2달러 대 추천드렸을 때 관심갖고 투자하셨던 분들 입장에서는 어느새 투자 기간이 1년 가까이 되어 갈 겁니다. 그 이후에 주가가 오른 다음에 관심 갖고 투자한 분들도 6개월은 넘어갈 겁니다. 제가 처음 제시했던 4년의 투자 기간은 이 회사의 가능성이 충분히 발현되기 위한 기간입니다. 4년 동안 주가의 흔들림에 흔들리지 않고 끝까지 지켜가시면 좋을 결과가 있을 겁니다. 현재 어떤 평단가에 매수하였더라도 나중에는 큰 수익을 얻을 거라고 생각합니다.

그러나 이 과정에서 흔들림을 참지 못하고 낙오되는 분들까지 챙기고 싶은 마음은 없습니다. 그래서 나중에 잘되어서 주주 모임을 갖게 되더라도 24-25년의 매수자가 아니면 초대하지 않을까도 생각하고 있습니다. 동행할 만한 투자자라면 투자의 특성에 따른 timeline과 milestone에 따른 기업의 가치 변화를 이해하여야하는데, 주가의 움직임에 더 민감한 사람에게 이를 설명하는 것은 의미가 없을 뿐더러, 피곤한 일이기 때문입니다.

현재 이 방에 계신 분들 대부분은 인내심 있는 투자자라고 생각합니다. 어떠한 얘기를 하는 것도 자유이지만, 서로간에 긍정적인 기운을 주는 얘기라면 오랜기간 투자하는데 서로 도움이 될 겁니다. 그래서 이 방에서 긍정적인 에너지를 공유하는 분들에게는 나중에 특별한 보상을 하는 것도 생각하고 있습니다.

그리고 투자 능력이나 이해도가 낮은 분이더라도 조급하게 생각하지 마시고, 절 믿고 28년까지 들고가보시기를 추천합니다. 어쩌면 인생을 바꿀 수도 있는데, 몇 달간의 주가 움직임으로 영향을 받아서 그 기회를 날릴 수 있어보여서 안타까운 마음이 들기 때문입니다.

여담이지만, 사모펀드에 종사하면서 올해 성과가 매우 좋습니다. 고객들의 관심이 쏟아지는 상황에서 본업은 매우 바쁘고 잘되고 있는 상황입니다. 그만큼 믿을만한 전문가라고 말씀드리고 싶고, 여러분들도 본업에 집중하다보면 좋은 일이 있을거라고 생각합니다.

AI로 인해 칩에 부하되는 성능과 발열관리, 전력 소모가 과거와는 차원이 다른 수준으로 가고 있습니다. 칩 온도가 10도가 올라가면 성능이 50% 저하된다고하고, GPU compute die에서 발생하는 1.5만W의 열은 바베큐그릴의 10개 분량 수준이라고 합니다.

이를 해결하기 위해서는 동일한 공정에서 최대한 성능을 올리는게 가장 중요하고, 여기에서 Atomera는 전류량의 증가, 누설전류 감소, 다이 면적 축소, 수율 향상과 같은 솔루션을 제시하고 있습니다. 전력 효율성 향상은 성능 개선과 같은 말이기 때문에 단위 당 전력 소모량도 적어지게 됩니다.

발열은 Air Cooling, Liquid Cooling, Cold plate 등 냉각 기술을 활용하고, 대만의 업체들과 국내 KoolMicro같은 비상장 업체들이 Cooling 솔루션을 갖고 대응 중에 있고, 공조 업체들도 대응하고 있습니다.

공정에서의 수율 개선과 성능 개선이 어렵기 때문에 칩과 칩을 붙이거나, 웨이퍼 단위에서 패키징 하는 기술로 후공정 투자가 많아지고 있습니다. CoWoS는 GPU 뿐 아니라 CPU에서도 향후 도입될 것으로 보이고, SoIC나 WMCM도 애플 M시리즈, A시리즈부터 채택할 것으고 보입니다. 이러한 패키징의 원리는 여러 칩들을 최대한 가깝게 연결하여 하나의 칩처럼 관리하자라는 아이디어에서 나옵니다. 그러나 가까이 연결할 수록 발열이 심해지며, 수직 본딩을 쉽사리 하지 못하는 이유도 발열 때문입니다.

냉각 기술이 발달하고있지만, 소재 특성 상 물리적인 한계로 인해 칩의 온도를 빠르게 떨어트리기가 어렵습니다. 이는 전공정 개선과 후공정 발달이 동시에 이뤄져야하는 이유입니다.

Scott Bibaud • 팔로우 중
President and CEO at Atomera
3시간 •

AI의 방대한 컴퓨팅 요구는 모든 옹스트롬이 그 어느 때보다 중요하다는 것을 의미합니다.

반도체 유도체의 모든 것과 마찬가지로 이러한 가속의 부담을 짊어지는 것은 궁극적으로 트랜지스터이며 GAA(Gate All Around) 아키텍처는 차세대 AI 프로세서가 요구하는 성능, 효율성 및 정밀도를 제공합니다. GAA는 FinFET보다 더 나은 제어를 약속하지만 도펀트 확산, 펀치 스루 위험, 금속 게이트 스태킹의 복잡성과 같은 엔지니어링 장애물도 소개합니다.

이러한 문제를 완화하기 위해서는 더 나은 재료가 필요합니다.

전력 소비를 줄이고 안정성을 개선하는 고급 소재는 GAA를 대규모로 지원하고 업계가 필요로 하는 최첨단 AI 컴퓨팅에 보조를 맞추는 것을 의미합니다. Atomera 에서 일어나고 있는 재료 혁신이 우리를 어디로 데려갈지, 그리고 그것이 에너지 효율적인 AI 하드웨어의 미래를 어떻게 형성하는지 보고 싶습니다.

원본 표시 • 번역 설정



Scott이 Atomera가 GAA의 단점을 해결하며 AI Computing시대에서 에너지 효율적인 하드웨어의 미래에 기여할 수 있음을 얘기합니다

SCHEDULE 13G

CUSIP No. 04965B100

1	**Names of Reporting Persons** BlackRock, Inc.
2	**Check the appropriate box if a member of a Group (see instructions)** ☐ (a) ☒ (b)
3	**SEC Use Only**

4	**Citizenship or Place of Organization**	DELAWARE
Number of Shares Beneficially Owned by Each Reporting Person With:	5	**Sole Voting Power:** 1,695,958.00
	6	**Shared Voting Power:** 0.00
	7	**Sole Dispositive Power:** 1,720,244.00
	8	**Shared Dispositive Power:** 0.00
9	**Aggregate Amount Beneficially Owned by Each Reporting Person**	1,720,244.00
10	**Check box if the aggregate amount in row (9) excludes certain shares (See Instructions)**	☐
11	**Percent of class represented by amount in row (9)**	5.6 %
12	**Type of Reporting Person (See Instructions)**	HC

SCHEDULE 13G

Item 1.

(a) **Name of issuer:**

ATOMERA INC

(b) **Address of issuer's principal executive offices:**

750 UNIVERSITY AVENUE SUITE 280 LOS GATOS CA 95032

17일 블랙락이 아토메라 지분 5.6% 취득 신고 공시를 냈습니다. 블랙락은 대형 ETF사로 passive중심의 자산운용사로 알려져 있지만, active 주식도 운용합니다. 최근 Russell지수 편입에 따른 패시브성 지분도 일부 있겠지만, 그만으로는 설명되지 않기에 액티브성 지분도 일부 포함된 걸로 보입니다.

Atomera to Announce Second Quarter 2025 Financial Results and Host Webinar on Tuesday, August 5, 2025

July 22, 2025

LOS GATOS, CA / ACCESS Newswire / July 22, 2025 / Atomera Incorporated (NASDAQ:ATOM), a semiconductor materials and technology licensing company, announced today that it plans to release its second quarter 2025 financial results after the market closes on Tuesday, August 5, 2025.

The company will host a live video Zoom webinar at 2:00 p.m. Pacific Time (5:00 p.m. Eastern Time) on Tuesday, August 5, 2025, to discuss the results. The live webinar can be accessed through Atomera's investor relations website at https://ir.atomera.com. A replay of the webcast will be available for 12 months.

한국시간으로는 8월 6일 오전 6시입니다.

Scott Bibaud • 팔로우 중
President and CEO at Atomera
1시간 •

우리는 공식적으로 NSTC(National Semiconductor Technology Center)의 회원으로, 미국 반도체 혁신, 인력 개발, 제조 및 R&D를 강화하는 데 **Natcast** 및 업계 최고의 파트너 네트워크에 합류했습니다.

NSTC의 세계적 수준의 연구 인프라와 협력 프로그램을 통해 이 파트너십은 칩 제조업체가 첨단 소재를 통해 성능과 효율성을 향상시킬 수 있도록 지원하는 **Atomera** 의 작업을 발전시킵니다.

세부 정보: **https://bit.ly/44LwmpS**

https://atomera.com/atomera-joins-national-semiconductor-technology-center-to-accelerate-u-s-chip-innovation/

Atomera, 미국 국가 반도체 기술 센터(NSTC) 공식 회원 가입 발표

Atomera는 CHIPS 및 과학법(CHIPS and Science Act)에 따라 설립된 권위 있는 협회인 미국 국가 반도체 기술 센터(NSTC)의 공식 회원으로 가입했음을 자랑스럽게 발표합니다. NSTC는 미국 반도체 생태계 전반의 발전을 가속화하기 위해 산업계 리더, 학계, 정부 파트너들을 하나로 모으는 기관입니다. 이를 통해 반도체 혁신, 인력 양성, 제조 및 연구개발(R&D) 분야에서 미국의 역량 강화를 목표로 합니다.

Atomera는 핵심 회원(Core Member)으로서, 반도체 가치사슬 내 중요한 공백을 메우기 위한 국가적 이니셔티브에 기여하고 있습니다. 당사의 오랜 사명은 MST®와 같은 첨단 소재를 통해 반도체 성능과 효율성을 향상시키는 것입니다. 이번 NSTC 가입을 통해 Atomera는 세계적 수준의 연구 인프라, 공동 프로그램, 첨단 기술을 대량 생산으로 전환할 수 있는 새로운 경로에 접근할 수 있게 되었습니다. 이는 단순한 이정표를 넘어서, Atomera가 수년간 이어온 활동의 자연스러운 연장선입니다.

반도체 기술의 “연구실(Lab)에서 공장(Fab)”으로의 전환에서 가장 큰 과제 중 하나는, 상업 생산라인의 제약을 넘어서 고품질 실험이 가능한 설비에 접근하는 것입니다. 이 지점에서 협력의 힘이 중요한 역할을 합니다.

Atomera는 이미 애리조나 주립대학교(ASU)의 MacroTechnology Works (MTW) 프로그램과의 협업을 통해 협력의 가치를 체감하고 있습니다. MTW는 상업 기술 개발자, 소재 공급자, 학생들이 한 공간에서 모여 기술 개발을 가속화하는 곳입니다.

NSTC 참여를 통해 Atomera는 이러한 협업 모델을 확장하고, 더 넓은 네트워크의 파트너, 자원, 기회와 연결되어 영향력을 더욱 확대할 수 있게 되었습니다. 이는 Atomera가 미국 반도체 산업의 글로벌 경쟁력 강화 및 국내 공급망의 회복탄력성 확보에 더욱 전념하고 있다는 뜻이기도 합니다.

Atomera는 NSTC의 다른 파트너들과 함께 혁신을 촉진하고, 협업을 강화하며, 차세대 반도체 기술을 시장에 도입하는 여정을 이어가게 될 날을 기대하고 있습니다.

Atomera의 NSTC 핵심 회원 가입은 단순한 명예가 아닙니다. CHIPS Act에 따라 설립된 NSTC의 주요 의사결정권자로 성장함을 뜻하며, 이는 MST기술을 미국 내 최첨단 실험시설을 통해 상용화할 수 있는 기회를 확보했다는 뜻입니다.

지금까지는 ASU(애리조나 주립대)에서의 최첨단 시설을 이용했지만, 더욱 많은 최첨단 시설을 이용할 수 있게되며, Chips Act 보조금 수령 가능성이 높아진 것으로 보입니다.

디바이스 설계→소재 실험→파일럿 생산→대량 제조로 이어지는 ‘lab-to-fab’ 밸류 체인의 병목을 줄이기 위한 국가적 연계 네트워크에 직접 참여하게 된 것입니다.

CHIPS Act는 총 2800억 달러 규모로, 제조 시설 인센티브 390억 달러와 R&D 및 인력 양성 110억 달러가 포함되어 있습니다. 그 중 2억 달러 규모의 NSTC 설립비용도 포함된 바 있으며, NSTC는 운영 계약으로 미국 상무부-NIST가 Natcast에 약 63억 달러를 지원합니다.

Atomera는 이 공개형 협력 네트워크에 참여함으로써 아직 공식 프로그램은 없지만, CHIPS Act 관련 R&D 지원과 NSTC 참여 기반의 연구 인프라 지원을 받을 가능성이 매우 높습니다.

CHIPS Act는 현재 3개의 핵심 시설에 자금을 지원 중입니다

NSTC Administrative & Design Facility

설계·운영·인력 양성, 2025년 가동 예정

NSTC EUV Center, EUV 노광 연구, 2026년 완공 목표

Prototyping & Advanced Packaging Piloting Facility, 300 mm 전공정·패키징 실험, 2028년 가동 목표

Albany NanoTech EUV Accelerator: ASML의 최신 TWINSCAN EXE:5200B 시스템 탑재, EUV 노광 실험 중심

ASU·Sunnyvale·Albany 시설: 300 mm 전공정·첨단 패키징 인프라를 갖춘 놀이터로, 클러스터 형태 연구실험 지원 및 장비 테스트 기능 제공

Natcast 주도로 기업·학계·정부가 공동으로 장비를 쓰며 실험하고 교류하는 구조

장비 접근 및 인력 교류: EUV, 300 mm 공정, 패키징 같은 첨단 분야 실험에 접근 가능

네트워킹·컨소시엄 참여: 디자인, EDA, 보안, 인력 개발 관련 협업 프로그램 제공

자금 지원: 'CHIPS for America R&D' 펀드로 장비 개선, 실험 프로젝트, 워크포스 개발 보조

MST® 같은 혁신 소재 기술은 공정 적합성 실험이 핵심입니다. NSTC 인프라를 통해 "제조권한 실증" → "파일럿 대량화" → "양산 전환"까지 빠르게 시도할 수 있습니다.

CHIPS Act 기반 R&D 지원 및 Natcast 회원 자격을 활용한 보조금 및 인프라 지원이 현실적이고 기대할 만한 환경이 마련된 겁니다.

미국 내 R&D 거점과의 협업을 통해 자금 조달, 인력 양성, 산업 네트워크 확대도 함께 달성할 수 있습니다.

Chips act 보조금은 다음과 같이 나눠집니다.

CARISSMA (AI/AE 기반 지속가능 반도체 소재 경쟁) 예상 개별 수혜금액 $20 M – $40 M.

AI/AE(Autonomous Experimentation)를 활용한 차세대 반도체 소재·공정 개발 공모. 개별 수상팀당 $20 M~$40 M 배정 예정

NAPMP (National Advanced Packaging Manufacturing Program) $10 M – $150 M

첨단 패키징 R&D 5개 분야(공정, 전력·열 관리, 커넥터·RF/광소자, 칩렛 생태계, EDA) 보조. 개별 과제당 최대 $150 M까지 수령 가능

Materials & Substrates R&D $100 M

2025년 1월 첫 NOFO에서 세 개 과제(Absolics, AMAT, ASU)에 $100 M씩 배정. 유사 규모 추가 공모 기대

Workforce Development Grants

10–20건, 각 $0.5 M–$2 M

반도체 인력 양성 프로그램. 기업·비영리·교육기관 대상, 개별 최대 $2 M 지원

DoD Microelectronics Commons

수십 M – 수백 M

국방부 주관 Prototype 프로젝트 자금. 개별 허브당 최대 $100 M 이상 추정

Atomera가 기대할 수 있는건 CARISSMA와 Material RnD, Workforce일 것으로 보이고, DoD는 협력 업체를 통한 간접 수혜가 가능할 수도 있어보입니다.

Result #	Document/Patent number	Display	Title	Inventor name	Publication date	Pages
1	US-20250241035-A1	Preview PDF Text	SEMICONDUCTOR DEVICES INCLUDING COMPOUND SEMICONDUCTOR MATERIALS WITH A SUPERLATTICE LAYER	JOHNSON; JERRY WAYNE et al.	2025-07-24	20
2	US-20250241018-A1	Preview PDF Text	METHOD FOR MAKING SEMICONDUCTOR DEVICES INCLUDING COMPOUND SEMICONDUCTOR MATERIALS WITH A SUPERLATTICE LAYER	JOHNSON; JERRY WAYNE et al.	2025-07-24	20
3	US-20250241034-A1	Preview PDF Text	SEMICONDUCTOR DEVICES WITH GROUP III-N AND SILICON DEVICE REGIONS ABOVE A SUPERLATTICE LAYER AND RELATED METHODS	JOHNSON; JERRY WAYNE et al.	2025-07-24	20
4	US-20250241033-A1	Preview PDF Text	PIEZOELECTRIC DEVICES INCLUDING COMPOUND SEMICONDUCTOR MATERIALS AND A SUPERLATTICE LAYER	JOHNSON; JERRY WAYNE et al.	2025-07-24	19
5	US-20250239447-A1	Preview PDF Text	METHOD FOR MAKING SEMICONDUCTOR DEVICES INCLUDING COMPOUND SEMICONDUCTOR MATERIALS USING A SUPERLATTICE SEPARATION LAYER	JOHNSON; JERRY WAYNE et al.	2025-07-24	20
6	US-20250239448-A1	Preview PDF Text	METHOD FOR MAKING SEMICONDUCTOR DEVICES WITH GROUP III-N AND SILICON DEVICE REGIONS ABOVE A SUPERLATTICE LAYER	JOHNSON; JERRY WAYNE et al.	2025-07-24	20

6개의 특허가 동시에 공개되었습니다. 특허를 분석하는 이유는 회사의 현재 연구개발 상황에 대해서 자세히 알기 위함이고, 투자의 단서를 찾기 위함입니다. 주가는 주로 계약에 의해서 움직이겠지만, 계약이 나오기 위한 배경에는 연구개발 활동이 있습니다. 특허를 분석하면, 향후 어떤 계약이 나올지, 현재 어느정도 단계까지 왔는지를 가늠할 수 있습니다.

이번 6개 특허는 MST(초격자(superlattice))를 이용하여 III-N족 화합물 반도체(GaN 등)-on-Si를 성장하는 기술과 제조방법에 대한 특허들로 볼 수 있습니다. 기존 트랜지스터 내부에 삽입하는 것과 다르게, 화합물 반도체와 실리콘 웨이퍼를 성장시킬 때 MST를 플랫폼으로 사용하는 기술에 관한 것입니다. 실리콘과 화합물 반도체는 결정 격자와 열팽창 계수가 다르기 때문에 성장을 시킬 때 휘어지는 문제와 결정 격자가 일치하지 않는 문제, 그로 인해 결함이 많이 생기는 문제로 인해서 6인치에서 8인치, 12인치로 쉽게 넘어가지 못하고 있습니다. 웨이퍼의 사이즈가 커질 수록 단위당 비용이 절감되기에, 대면적 양산을 하기 위한 기술은 화합물 반도체가 널리 사용되기 위한 필수적인 요소입니다. 이번 특허들은 화합물 반도체를 고품질로 대량 생산하기 위한 플랫폼 기술로서 MST를 제안하며, 특정 분야에서 어떻게 활용될 수 있는지, MST의 다양한 변주까지 포괄하고 있습니다. MST 기술을 활용하여 기술을 입증하는 단계를 넘어서 특정 제조 공정에서 어떻게 구체적으로 소자를 개선할 수 있는지를 보여주고 있습니다.

첫번째 특허부터 알아보겠습니다.



US 20250241035A1

(19) **United States**

(12) **Patent Application Publication**

JOHNSON et al.

(10) **Pub. No.: US 2025/0241035 A1**

(43) **Pub. Date: Jul. 24, 2025**

(54) **SEMICONDUCTOR DEVICES INCLUDING COMPOUND SEMICONDUCTOR MATERIALS WITH A SUPERLATTICE LAYER**

(71) Applicant: **ATOMERA INCORPORATED**, LOS GATOS, CA (US)

(72) Inventors: **JERRY WAYNE JOHNSON**, HAMPSTEAD, NC (US); **MAREK HYTHA**, BROOKLINE, MA (US); **ROBERT J. MEARS**, WELLESLEY, MA (US); **NYLES WYNN CODY**, TEMPE, AZ (US)

(21) Appl. No.: **19/027,616**

(22) Filed: **Jan. 17, 2025**

Related U.S. Application Data

(60) Provisional application No. 63/622,133, filed on Jan. 18, 2024, provisional application No. 63/626,703, filed on Jan. 30, 2024, provisional application No. 63/631,149, filed on Apr. 8, 2024.

Publication Classification

(51) **Int. Cl.**
H10D 62/815 (2025.01)

(52) **U.S. Cl.**
CPC ***H10D 62/8164*** (2025.01)

(57) **ABSTRACT**

A semiconductor device may include a semiconductor substrate and a superlattice layer on the semiconductor substrate. The superlattice layer may include a plurality of stacked groups of layers, with each group of layers including a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The semiconductor device may further include a Group III-N semiconductor stack including a plurality of layers of Group III-N semiconductor layers above the superlattice layer.

US 2025/0241035: 초격자 층을 포함하는 화합물 반도체 소재를 포함하는 반도체 소자

- 실리콘(Si)과 같은 일반적인 반도체 기판 위에 **질화갈륨(GaN)과 같은 III-N족 화합물 반도체를 고품질로 성장시키기 위한 새로운 기술**에 관한 특허입니다
- 핵심 기술은 기판과 화합물 반도체 스택 사이에 독특한 구조의 **초격자(superlattice) 층**을 삽입하는 것입니다. 재료로는 산소(Oxygen), 질소(Nitrogen), 탄소(Carbon)가 사용될 수 있으며, 주로 산소가 쓰입니다.
- 초격자 층은 두 개의 서로 다른 물질(예: Si 기판과 GaN 반도체) 사이의 **결정 격자 불일치와 열팽창 계수 차이로 인해 발생하는 응력(stress)과 결함(defect)을 효과적으로 제어하는 역할**을 합니다.

전통적으로 실리콘 기판 위에 GaN과 같은 III-V족 화합물 반도체를 직접 성장시키는 것은 다음과 같은 문제점이 있습니다.

- **격자 불일치(Lattice Mismatch)**: 실리콘과 GaN의 원자 간 거리가 달라 결정 구조에 결함이 발생합니다
- **열팽창 불일치**: 공정 중 냉각 시 두 물질의 수축률이 달라 웨이퍼가 휘거나 균열이 발생할 수 있습니다.
- **결함 발생**: 이러한 불일치들은 전위(dislocation)와 같은 결함을 야기하여, 최종 소자의 성능(전자 이동도, 신뢰성 등)을 크게 저하시킵니다

MST는 이러한 문제들을 해결하여, 저렴하고 대면적화가 용이한 실리콘 기판 위에 고성능 화합물 반도체 소자를 구현하는 것을 목표로 합니다

- **응력 완화**: 이 초격자 층은 Si 기판과 상부의 AlN 핵 형성층(nucleation layer) 사이의 기계적 인터페이스 역할을 하여, **박막 성장 시 발생하는 응력을 흡수하고 웨이퍼의 휨을 제어**합니다.
- **결함 감소**: **격자 불일치를 완충**하여 상부 III-N족 반도체 층의 결정 품질을 향상시킵니다.
- **계면 특성 향상**: **불순물 확산을 억제**하고 계면의 전기적 특성을 개선합니다.

주요 실시 예 및 응용 분야

- 이는 추가 특허들에서 상세하게 뒷받침됩니다.
- **고 전자 이동도 트랜지스터 (HEMT)** : **RF(무선 주파수) 및 전력 반도체** 소자에 적용하여 성능과 신뢰성을 높일 수 있습니다
- **박막 전사 (Layer Transfer)**: 고가의 성장 기판을 재사용하거나, 더 나은 열 특성을 가진 기판으로 교체하여 소자 성능을 극대화할 수 있습니다.
- **음향파 소자 (Acoustic Wave Devices)**: 표면 탄성파(SAW) 필터나 체적 탄성파(BAW) 필터와 같은 통신용 필터 소자의 성능을 향상시킵니다. 초격자 층이 압전 박막의 결정 품질을 높여주기 때문입니다.
- **이종 집적 (Heterogeneous Integration)**: Si의 저전력 로직 기능과 GaN의 고전력/고주파 기능을 하나의 칩에 통합하여 '시스템 온 칩(System-on-Chip)' 구현을 가능하게 합니다

특허에 대한 평가

- US 2025/0241035 A1은 산소와 같은 비-반도체 원자층을 포함하는 초격자 구조를 이용하여, 실리콘과 같은 이종 기판 위에 고품질의 III-N족 화합물 반도체를 성장시키는 플랫폼 기술을 제시합니다
- 이 기술은 HEMT, 음향파 소자, 박막 전사, 이종 집적 등 다양한 차세대 반도체 분야에 적용될 수 있는 잠재력을 가지며, 특히 저비용·고성능 반도체 소자 개발에 기여할 수 있는 핵심 기술로 평가됩니다
- Atomera Inc.는 이 기술을 통해 이종 물질 계면 제어에 대한 폭넓은 권리를 확보하고자 하고 있습니다.

두번째 특허에 대한 분석입니다.



US 20250241018A1

(19) **United States**

(12) **Patent Application Publication**

JOHNSON et al.

(10) **Pub. No.: US 2025/0241018 A1**

(43) **Pub. Date: Jul. 24, 2025**

(54) **METHOD FOR MAKING SEMICONDUCTOR DEVICES INCLUDING COMPOUND SEMICONDUCTOR MATERIALS WITH A SUPERLATTICE LAYER**

(71) Applicant: **ATOMERA INCORPORATED**, LOS GATOS, CA (US)

(72) Inventors: **JERRY WAYNE JOHNSON**, HAMPSTEAD, NC (US); **MAREK HYTHA**, BROOKLINE, MA (US); **ROBERT J. MEARS**, WELLESLEY, MA (US); **NYLES WYNN CODY**, TEMPE, AZ (US)

(21) Appl. No.: **19/027,763**

(22) Filed: **Jan. 17, 2025**

Related U.S. Application Data

(60) Provisional application No. 63/622,133, filed on Jan. 18, 2024, provisional application No. 63/626,703, filed on Jan. 30, 2024, provisional application No. 63/631,149, filed on Apr. 8, 2024.

Publication Classification

(51) **Int. Cl.**

H10D 62/00	(2025.01)
H01L 21/02	(2006.01)
H10D 62/815	(2025.01)

(52) **U.S. Cl.**

CPC ***H10D 62/052*** (2025.01); ***H01L 21/02381*** (2013.01); ***H01L 21/02433*** (2013.01); ***H01L 21/0254*** (2013.01); ***H10D 62/8164*** (2025.01)

(57) **ABSTRACT**

A method for making a semiconductor device may include forming a semiconductor substrate, and forming a superlattice layer on the semiconductor substrate and including a plurality of stacked groups of layers. Each group of layers may including a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The method may also include forming a Group III-N semiconductor stack comprising a plurality of layers of Group III-N semiconductor layers above the superlattice layer.

US 2025/0241018 : 초격자 층을 포함하는 화합물 반도체 소재를 포함하는 반도체 소자 제작 방법

- 앞서 분석한 '1035' 특허와 매우 유사한 기술을 다루지만, '소자(Device)'가 아닌 **'소자 제작 방법(Method for Making)'**에 중점을 두고 있습니다
- 반도체 기판 위에 (1) 특정 구조의 초격자 층을 형성하는 단계와 (2) 그 위에 III-N족 반도체 스택을 형성하는 단계를 포함하는 반도체 소자 제작 방법을 포괄적으로 청구합니다
- 앞서 분석한 '1035' 특허가 이 기술로 만들어진 '제품(소자 구조)' 에 대한 권리를 주장한다면, 본 '1018' 특허는 그 제품을 만드는 '제조 방법(공정)' 자체에 대한 권리를 주장하여 기술을 더욱 강력하게 보호하려는 전략으로 분석됩니다. 이 두 특허는 서로를 보완하며 Atomera사의 기술적 해자(moat)를 구축하는 역할을 합니다.

세번째 특허에 대한 분석입니다.



US 20250241034A1

(19) **United States**

(12) **Patent Application Publication**

JOHNSON et al.

(10) **Pub. No.: US 2025/0241034 A1**

(43) **Pub. Date: Jul. 24, 2025**

(54) **SEMICONDUCTOR DEVICES WITH GROUP III-N AND SILICON DEVICE REGIONS ABOVE A SUPERLATTICE LAYER AND RELATED METHODS**

(71) Applicant: **ATOMERA INCORPORATED**, LOS GATOS, CA (US)

(72) Inventors: **JERRY WAYNE JOHNSON**, HAMPSTEAD, NC (US); **MAREK HYTHA**, BROOKLINE, MA (US); **ROBERT J. MEARS**, WELLESLEY, MA (US); **NYLES WYNN CODY**, TEMPE, AZ (US)

(21) Appl. No.: **19/028,343**

(22) Filed: **Jan. 17, 2025**

Related U.S. Application Data

(60) Provisional application No. 63/622,133, filed on Jan. 18, 2024, provisional application No. 63/626,703, filed on Jan. 30, 2024, provisional application No. 63/631,149, filed on Apr. 8, 2024.

Publication Classification

(51) **Int. Cl.**

H10D 62/815	(2025.01)
H10D 62/40	(2025.01)
H10D 62/83	(2025.01)
H10D 62/85	(2025.01)

(52) **U.S. Cl.**

CPC ***H10D 62/8162*** (2025.01); ***H10D 62/405*** (2025.01); ***H10D 62/83*** (2025.01); ***H10D 62/8503*** (2025.01)

(57) **ABSTRACT**

A semiconductor device may include a semiconductor substrate and a first superlattice layer on the semiconductor substrate. The first superlattice layer may include a plurality of stacked groups of layers, with each group of layers including a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The semiconductor device may further include a first device layer on the first superlattice layer and comprising silicon, a second device layer on the first superlattice layer laterally adjacent the first device layer, with the second device layer comprising a Group III-N semiconductor, a first device on the first device layer, and a second device on the second device layer.

US 2025/0241034: 초격자 층 위에 III-N족 및 실리콘 소자 영역을 갖는 반도체 소자 및 관련 방법

- 단일 반도체 기판 위에 실리콘 기반 소자(예: Si CMOS)와 III-N족 화합물 반도체 기반 소자(예: GaN HEMT)를 나란히 집적하는 반도체 소자 구조 및 그 제조 방법에 관한 것
- '이종 집적'을 가능하게 하는 핵심 기술은 이전 특허들과 동일한 초격자(superlattice) 층입니다
- 이 초격자 층을 공통의 기반으로 사용하여, 특성이 전혀 다른 두 종류의 반도체 소자를 하나의 칩에 효과적으로 통합하는 '시스템 온 칩(System-on-Chip)' 구현을 목표로 합니다

전통적으로 실리콘 CMOS(논리 회로)와 GaN HEMT(전력/RF 회로)는 각각 다른 기판과 공정으로 제작된 후 별도의 칩으로 패키징되었습니다. 이들을 하나의 칩에 통합하려는 시도는 다음과 같은 큰 어려움에 직면합니다

- **공정 비호환성**: Si 공정과 III-N 공정은 요구하는 **온도, 화학 물질** 등이 달라 상호 오염이나 손상을 유발할 수 있습니다.
- **물질 불일치**: Si과 GaN은 **결정 구조, 격자 상수, 열팽창 계수**가 매우 달라 한 기판 위에 동시에 고품질로 형성하기 어렵습니다.

- **복잡성**: 두 개의 다른 소자 영역을 정의하고, 분리하고, 상호 연결하는 공정이 매우 복잡하고 비용이 많이 듭니다.

본 발명은 초격자 층을 플랫폼으로 사용하여 이러한 문제들을 해결하는 새로운 구조와 방법을 제안합니다.

- 초격자 층을 활용하여 실리콘 논리 회로와 III-N족 전력/RF 회로를 하나의 칩에 통합하는 '이종 집적(Heterogeneous Integration)' 기술에 대한 포괄적인 권리를 확보하고자 합니다
- 이전 두 특허가 각각 (1) GaN-on-Si 소자 구조와 (2) 그 제조 방법에 대한 것이었다면, 이 특허는 여기서 한 걸음 더 나아가 두 개의 다른 종류의 소자를 하나의 칩에 공존시키는 훨씬 더 복잡하고 부가가치가 높은 시스템 온 칩(SoC) 구조에 대한 권리를 주장하고 있습니다.
- MST 기반 슈퍼래티스를 '릴리즈 레이어'로 활용하면서, 측방(웨이퍼 내 X-축 방향) 이종 집적을 구현하는 전략적 플랫폼으로, 기존 수직 적층 한계를 극복하고 CMOS 로직과 III-N 파워·RF·피에조 소자를 한 번에 제조할 수 있다는 점에서 높은 혁신성과 시장성을 동시에 갖추고 있습니다
- 앞으로 파운드리 제휴 및 대규모 데모 라인 가동이 관건이 될 것입니다.

네번째 특허에 대한 분석입니다.



US 20250241033A1

(19) **United States**

(12) **Patent Application Publication**

JOHNSON et al.

(10) **Pub. No.: US 2025/0241033 A1**

(43) **Pub. Date: Jul. 24, 2025**

(54) **PIEZOELECTRIC DEVICES INCLUDING COMPOUND SEMICONDUCTOR MATERIALS AND A SUPERLATTICE LAYER**

(71) Applicant: **ATOMERA INCORPORATED**, LOS GATOS, CA (US)

(72) Inventors: **JERRY WAYNE JOHNSON**, HAMPSTEAD, NC (US); **MAREK HYTHA**, BROOKLINE, MA (US); **ROBERT J. MEARS**, WELLESLEY, MA (US); **NYLES WYNN CODY**, TEMPE, AZ (US)

(21) Appl. No.: **19/028,119**

(22) Filed: **Jan. 17, 2025**

Related U.S. Application Data

(60) Provisional application No. 63/622,133, filed on Jan. 18, 2024, provisional application No. 63/626,703, filed on Jan. 30, 2024, provisional application No. 63/631,149, filed on Apr. 8, 2024.

Publication Classification

(51) **Int. Cl.**

H10D 62/815	(2025.01)
H10D 62/00	(2025.01)
H10N 30/074	(2023.01)
H10N 30/85	(2023.01)

(52) **U.S. Cl.**

CPC ***H10D 62/8162*** (2025.01); ***H10N 30/85*** (2023.02); *H10D 62/01* (2025.01); *H10N 30/074* (2023.02)

(57) **ABSTRACT**

A semiconductor device may include a semiconductor substrate and a superlattice layer on the semiconductor substrate. The superlattice layer may include a plurality of stacked groups of layers, with each group of layers including a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The semiconductor device may also include a piezoelectric layer on the superlattice layer and comprising a Group III-N semiconductor.

US 2025/0241033: 화합물 반도체 소재 및 초격자 층을 포함하는 압전 소자

- 앞서 분석한 특허들과 동일한 핵심 기술(초격자)을 사용하지만, **압전 소자(Piezoelectric Devices), 특히 통신용 필터로 사용되는 음향파(Acoustic Wave) 소자**에 특화하여 적용한 구조 및 방법에 관한 것입니다.

5G 통신 등에서 사용되는 **RF 필터에는 AlN과 같은 압전 특성이 우수한 박막**이 필수적입니다. 이러한 압전 박막을 저렴하고 **대면적**화가 용이한 실리콘 기판 위에 직접 성장시키면 다음과 같은 **문제**가 발생합니다.

- **결정 품질 저하**: 실리콘과 AlN의 격자 상수 차이로 인해 AlN 박막 내부에 많은 결함이 생깁니다.
- **성능 저하**: 결함이 많은 압전 박막은 전기 신호를 음향파로, 또는 그 반대로 변환하는 효율(압전-기계 결합 계수)이 떨어집니다. 이는 필터의 삽입 손실(insertion loss)을 증가시키고 품질 계수(Q-factor)를 낮추는 등 소자 성능을 직접적으로 악화시킵니다.

본 발명은 **초격자 층을 버퍼층으로 사용**하여 실리콘 기판 위에서도 고품질의 압전 박막을 성장시킬 수 있는 구조를 제공함으로써 이 문제를 해결하고자 합니다.

- Atomera사의 핵심 기술인 초격자 층을 음향파(Acoustic Wave) 소자라는 새로운 응용 분야에 적용하여 기술의 범용성을 입증하고 있습니다
- 이 특허는 RF 프론트엔드 모듈의 핵심 부품인 SAW/BAW 필터 시장을 목표로 합니다.
- 초격자 층을 통해 저렴한 실리콘 기판 위에 고성능 압전 소자를 구현함으로써, 모바일 통신 부품의 성능 향상과 원가 절감에 기여할 수 있는 기술에 대한 포괄적인 권리를 확보하려는 전략으로 분석됩니다.

기존 SAW/BAW RF 모듈 공정 대비, MST-슈퍼래티스 기반 Piezo-on-Si 기술이 가져다줄 주요 개선점과 대략적인 규모는 다음과 같습니다

공정 시간 단축

- 기존:HF 에칭 기반 ELO 방식은 분리에 수시간(≥2–4 시간) 소요되고, 부가 세척·건조 공정을 거침.
- MST 기반:저온 화학 또는 레이저 분리로 수분 내(≲10–30 분) 릴리즈 가능
- 효과: 전체 분리 단계 소요 시간 5×–10× 단축 → 웨이퍼 처리량(throughput) 대폭 상승

저온·저에너지 공정

- 기존:고온(>600 °C) 공정이나 강한 산·염기 사용
- MST 기반:분리 온도 200 °C 이하, 레이저 펄스나 순한 화학용제만 사용
- 효과: 열손상 최소화 → 주변 공정장비 수명 연장·에너지 비용 30% 이상 절감

웨이퍼 재사용률 및 수율 향상

- 기존:분리 시 기판 손상으로 1회성 사용이 일반적
- MST 기반:슈퍼래티스가 “릴리즈 레이어” 역할 → 10회 이상 재사용 가능성. 균일한 분리면 덕분에 크랙·치핑 결함률 10–20%↓
- 효과: 웨이퍼 비용(NRE) 평균 5분의 1로 절감, 전체 수율 15% 이상 개선

공정 단계 및 장비 간소화

- 기존:8–10단계 (버퍼 성장→패터닝→HF 에칭→세척→본딩 등)
- MST 기반:4–5단계로 압축 (슈퍼래티스 형성→Piezo 성장→분리→후속 본딩/패터닝)
- 효과: 장비 투자(CapEx) 30–40% 절감, 라인 설치 리드타임 단축

모듈 성능 및 소형화

- 기존 SAW/BAW 필터: 두꺼운 BOX층 필요 → 공진 Q-factor 및 삽입 손실(insertion loss)에 제약
- MST 기반 Piezo-on-Si: 초박형 릴리즈층으로 Q-factor 10–15%↑, 삽입 손실 0.2–0.5 dB↓ (예상)
- 웨이퍼 레벨 패키징(WLP)과 결합 시 모듈 크기 20–25% 축소 가능
- 효과: RF 프론트엔드 모듈의 주파수 선형성·소형화 동시 달성

결론

- MST-슈퍼래티스 기술은 분리 속도를 5–10배, 공정 온도를 절반 이하로, 웨이퍼 재사용률을 10배 이상 끌어올리면서도 수율을 10–20% 개선시키고, 전체 CapEx를 30–40% 절감할 수 있는 잠재력을 지닙니다. 게다가 Q-factor와 모듈 소형화 측면에서도 기존 대비 10–15% 이상의 성능 향상을 기대할 수 있습니다.

SAW (Surface Acoustic Wave) 및 BAW (Bulk Acoustic Wave) 필터 시장

- SAW 필터 시장은 2024년 59.1억 달러
- BAW 필터 시장은 2024년 80.3억 달러

다섯번째 특허에 대한 분석입니다.



US 20250239447A1

(19) **United States**

(12) **Patent Application Publication**

JOHNSON et al.

(10) **Pub. No.: US 2025/0239447 A1**

(43) **Pub. Date: Jul. 24, 2025**

(54) **METHOD FOR MAKING SEMICONDUCTOR DEVICES INCLUDING COMPOUND SEMICONDUCTOR MATERIALS USING A SUPERLATTICE SEPARATION LAYER**

(71) Applicant: **ATOMERA INCORPORATED**, LOS GATOS, CA (US)

(72) Inventors: **JERRY WAYNE JOHNSON**, HAMPSTEAD, NC (US); **MAREK HYTHA**, BROOKLINE, MA (US); **ROBERT J. MEARS**, WELLESLEY, MA (US); **NYLES WYNN CODY**, TEMPE, AZ (US)

(21) Appl. No.: **19/027,873**

(22) Filed: **Jan. 17, 2025**

Related U.S. Application Data

(60) Provisional application No. 63/622,133, filed on Jan. 18, 2024, provisional application No. 63/626,703, filed on Jan. 30, 2024, provisional application No. 63/631,149, filed on Apr. 8, 2024.

Publication Classification

(51) **Int. Cl.**
H01L 21/02 (2006.01)

(52) **U.S. Cl.**
CPC .. *H01L 21/02507* (2013.01); *H01L 21/02458* (2013.01); *H01L 21/0254* (2013.01)

(57) **ABSTRACT**

A method for making a semiconductor device may include forming a superlattice layer on a first substrate and including a plurality of stacked groups of layers, with each group of layers including a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base silicon portions. The method may further include forming a Group III-N semiconductor stack comprising a plurality of layers of Group III-N semiconductor layers above the superlattice layer, and separating the Group III-N semiconductor stack from the first substrate at the superlattice layer.

US 2025/0239447: 초격자 분리층을 사용하여 화합물 반도체 소재를 포함하는 반도체 소자를 제작하는 방법

- 반도체 소자를 제작하는 '방법'에 관한 것으로, 특히 초격자 층(superlattice layer)을 **'분리층' 또는 '희생층 (sacrificial layer)'으로 사용하는 박막 전사 기술**에 중점을 둡니다

핵심 공정은 다음과 같습니다:

- 비용이 저렴하거나 성장에 용이한 제1 기판(first substrate) 위에 초격자 층을 형성합니다.
- 이 초격자 층 위에 고부가가치의 III-N족 화합물 반도체 스택을 성장시킵니다.
- 초격자 층을 기계적, 화학적으로 약화시켜, 성장된 III-N족 스택을 제1 기판으로부터 분리(lift-off)합니다.
- 분리된 III-N족 스택을 방열 특성이 우수하거나 다른 특성을 가진 제2 기판(second substrate)에 접합(bonding)합니다.

이 방법을 통해 고가의 성장용 기판을 재사용하고, 최종 소자의 성능을 최적화할 수 있습니다.

- 고품질의 GaN 기반 소자를 제작하기 위해서는 사파이어(Sapphire)나 탄화규소(SiC)와 같은 고가의 특수 기판이 필요할 수 있습니다.
- 하지만 이 기판들은 비싸고 크기에 제약이 있으며, 특히 SiC는 열전도성은 우수하지만 가격이 매우 높습니다.

본 발명이 해결하고자 하는 과제는 다음과 같습니다:

- **제조 비용 절감**: 값비싼 성장용 기판(제1 기판)을 재사용하여 전체 공정 비용을 낮춥니다.
- **소자 성능 최적화**: 성장된 고품질 GaN 박막을 다이아몬드나 금속과 같이 열전도성이 훨씬 뛰어난 제2 기판으로 옮겨, 소자의 방열 특성을 극대화하고 성능과 신뢰성을 향상시킵니다.
- **기판 유연성 확보**: 최종 소자의 목적에 따라 유연 기판(flexible substrate)이나 다른 종류의 반도체 웨이퍼 등 다양한 제2 기판을 선택할 수 있는 유연성을 제공합니다.

특허에 대한 평가

- Atomera사의 초격자 기술을 단순히 이종 물질 성장용 버퍼층으로 사용하는 것을 넘어, **공정의 효율성과 유연성을 극대화하는 '박막 전사(layer transfer)' 기술의 핵심 요소로 활용**하는 방법을 제안합니다.
- 이 기술은 고성능 반도체 소자를 더 저렴하게 만들고, 기존에는 불가능했던 새로운 기판과의 조합을 가능하게 함으로써 기술적 한계를 뛰어넘을 수 있는 잠재력을 가집니다
- 앞서 분석한 특허(소자 구조, 일반 제조법, 이종 집적 구조)와 함께 이 '박막 전사 방법' 특허는 Atomera사가 자신들의 초격자 기술을 다양한 각도에서 입체적으로 보호하고, 광범위한 응용 분야에 대한 기술적 리더십을 확보하려는 강력한 특허 전략을 보여줍니다.

여섯번째 특허에 대한 분석입니다.



US 20250239448A1

(19) **United States**

(12) **Patent Application Publication**

JOHNSON et al.

(10) **Pub. No.: US 2025/0239448 A1**

(43) **Pub. Date: Jul. 24, 2025**

(54) **METHOD FOR MAKING SEMICONDUCTOR DEVICES WITH GROUP III-N AND SILICON DEVICE REGIONS ABOVE A SUPERLATTICE LAYER**

(71) Applicant: **ATOMERA INCORPORATED**, LOS GATOS, CA (US)

(72) Inventors: **JERRY WAYNE JOHNSON**, HAMPSTEAD, NC (US); **MAREK HYTHA**, BROOKLINE, MA (US); **ROBERT J. MEARS**, WELLESLEY, MA (US); **NYLES WYNN CODY**, TEMPE, AZ (US)

(21) Appl. No.: **19/028,425**

(22) Filed: **Jan. 17, 2025**

Related U.S. Application Data

(60) Provisional application No. 63/622,133, filed on Jan. 18, 2024, provisional application No. 63/626,703, filed on Jan. 30, 2024, provisional application No. 63/631,149, filed on Apr. 8, 2024.

Publication Classification

(51) **Int. Cl.**
H01L 21/02 (2006.01)

(52) **U.S. Cl.**
CPC .. ***H01L 21/02507*** (2013.01); ***H01L 21/02458*** (2013.01); ***H01L 21/0254*** (2013.01)

(57) **ABSTRACT**

A method for making a semiconductor device may include forming a first superlattice layer on a semiconductor substrate. The first superlattice layer may include a plurality of stacked groups of layers, with each group of layers comprising a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The method may further include forming a first device layer on the first superlattice layer and comprising silicon, forming a second device layer on the first superlattice layer laterally adjacent the first device layer, with the second device layer comprising a Group III-N semiconductor, forming a first device on the first device layer, and forming a second device on the second device layer.

US 2025/0239448: 초격자 층 위에 III-N족 및 실리콘 소자 영역을 갖는 반도체 소자 제작 방법

- 단일 기판 위에 실리콘 기반 소자와 III-N족 화합물 반도체 기반 소자를 함께 집적하는 이종 집적(heterogeneous integration) 반도체 소자를 '제작하는 방법'에 관한 것입니다.
- 핵심은 초격자 층을 공통 플랫폼으로 사용하여, 서로 다른 재료 특성을 가진 두 개의 소자 영역(실리콘 영역, III-N족 영역)을 기판 위에 나란히 형성하고, 각각의 영역에 최적화된 소자(예: Si CMOS, GaN HEMT)를 구현하는 일련의 공정 단계를 포함합니다
- Si CMOS(논리회로)와 GaN HEMT(전력/RF회로)를 하나의 칩에 통합하는 **'시스템 온 칩'**은 반도체 기술의 중요한 목표 중 하나입니다.
- 하지만 **두 소자는 사용하는 재료와 공정 조건이 너무 달라 단일 칩 상에서 제작하기가 매우 어렵습니다.**
- 본 발명은 초격자 층을 활용한 새로운 제조 공정을 제안함으로써 **이러한 기술적 난제를 해결**하고자 합니다.

특허 청구범위

- 기본적인 이종 집적 소자 제작 방법을 포괄적으로 청구

- 제2 초격자 층을 추가로 형성하는 단계를 포함하여 공정의 복잡성을 높인 권리를 주장
- 실리콘 층 내부에 매립형 산화막(Buried Oxide, BOX) 층을 형성하는 단계를 포함하는 경우를 한정하여 SOI(Silicon-On-Insulator) 구조 기반의 이종 집적 방법까지 권리 범위에 포함
- Atomera사의 핵심 기술인 초격자 층을 이용하여 Si CMOS와 GaN HEMT와 같은 **이종 소자를 단일 칩에 통합하는 '제조 공정' 자체에 대한 포괄적인 권리**를 확보하려는 목적
- '1034' 특허가 이 기술로 만들어진 '제품(최종 구조)' 에 대한 권리라면, 본 '9448' 특허는 그 제품을 만드는 '방법(공정)' 에 대한 권리를 주장
- 제품과 방법을 모두 특허로 확보하는 것은 특정 기술에 대한 매우 강력하고 입체적인 보호 장벽을 구축하는 전형적인 특허 전략
- Atomera사가 자신들의 초격자 기술을 활용한 '시스템 온 칩' 응용 분야에서 기술적 리더십을 공고히 하려는 의도를 명확히 보여줍니다.

SCHEDULE 13G

CUSIP No. 04965B100

1	**Names of Reporting Persons** The Vanguard Group
2	**Check the appropriate box if a member of a Group (see instructions)** ☐ (a) ☐ (b)
3	**SEC Use Only**
4	**Citizenship or Place of Organization** PENNSYLVANIA
Number of Shares Beneficially Owned by Each Reporting Person With:	5 **Sole Voting Power:** 0.00 6 **Shared Voting Power:** 28,506.00 7 **Sole Dispositive Power:** 1,581,400.00 8 **Shared Dispositive Power:** 39,088.00
9	**Aggregate Amount Beneficially Owned by Each Reporting Person** 1,620,488.00
10	**Check box if the aggregate amount in row (9) excludes certain shares (See Instructions)** ☐
11	**Percent of class represented by amount in row (9)** 5.27 %
12	**Type of Reporting Person (See Instructions)** IA

SCHEDULE 13G

Item 1.

(a) **Name of issuer:**

Atomera Inc

(b) **Address of issuer's principal executive offices:**

750 University Avenue, Suite 280, Los Gatos, CA, 95032

Item 2.

(a) **Name of person filing:**

The Vanguard Group

(b) **Address or principal business office or, if none, residence:**

100 Vanguard Blvd., Malvern, PA 19355

(c) **Citizenship:**

PA

(d) **Title of class of securities:**

Common Stock

(e) CUSIP No.:

04965B100

Item 3. If this statement is filed pursuant to §§ 240.13d-1(b) or 240.13d-2(b) or (c), check whether the person filing is a:

(a) ☐ Broker or dealer registered under section 15 of the Act (15 U.S.C. 78o);

(b) ☐ Bank as defined in section 3(a)(6) of the Act (15 U.S.C. 78c);

(c) ☐ Insurance company as defined in section 3(a)(19) of the Act (15 U.S.C. 78c);

(d) ☐ Investment company registered under section 8 of the Investment Company Act of 1940 (15 U.S.C. 80a-8);

(e) ☒ An investment adviser in accordance with § 240.13d-1(b)(1)(ii)(E);

(f) ☐ An employee benefit plan or endowment fund in accordance with § 240.13d-1(b)(1)(ii)(F);

Vanguard가 지분 5.27% 신고를 했네요. Vanguard는 대표적인 Passive ETF 운용사이기도하고, Russell지수 편입 이전에도 4.1% 갖고 있었으니 Russell지수 편입 영향으로 보입니다.

한국시간 8월 6일 오전 6시에 2Q25컨퍼런스 콜이 예정되어 있습니다. 사전 질문을 취합해서 제가 대표로 전달하고자하니, 질문할 내용이 있으시면 내일까지 올려주시면 감사하겠습니다.

참고차 1Q25 컨퍼런스 콜 요약 내용을 올려드립니다. 여기서 어떤 부분이 진보되었는지 보는 것이 이번 2Q25컨퍼런스 콜의 핵심입니다.

1Q25컨퍼런스 콜 내용

- 글로벌 EPI 장비사와 GAA분야에서 전략적 마케팅 계약 체결: 장비사는 생산에 들어갈 수 있도록 데이터를 얻는 데 도움을 주기 위해 많은 장비와 인력과 엔지니어링 자원을 투입하며, 로열티를 받지 않는 구조인 대신에 생산은 그들의 장비로 이루어질 것. GAA 뿐 아니라 첨단 DRAM 영역으로 확대될 수 있음. 고객에게 더욱 최적화되고 검증된 솔루션을 제공할 수 있으며, 따라서 더 빨리 생산에 들어갈 수 있음. 영업 및 마케팅 측면에서 파트너와 함께 나아갈 것
- STM 대량 생산을 위한 제조 가능성, 수율 및 처리량 최적화에서 큰 진전. STM과의 작업은 완료를 향해 나아가고 있음. 스마트 파워 소자 외에도 ST 내의 다른 세 가지 제품 분야(RF SOI 제품, GaN 제품, FDSOI 28nm 이하 제품)와 활발한 논의를 진행
- 메모리(DRAM): 고대역폭 메모리(HBM)뿐만 아니라 표준 DDR 메모리에도 관련된 DRAM 센스 증폭기에 초점을 맞춘 새로운 특허를 바탕으로 대형 메모리 공급업체와의 논의에 적극적으로 활용 중
- RF: 모든 고객이 동시에 LNA에 대해 문의. 고객과 전력 스위치뿐만 아니라 LNA에 대해서도 협력. 여러 RF 제조업체와 협력하여 파트너인 Soitec의 초박형 RF SOI 웨이퍼를 사용하여 LNA의 이점을 입증하기 위한 새로운 웨이퍼 런을 시작
- 전력 반도체: 전력반도체 고객과의 협력도 새로운 애플리케이션 및 전압 레벨에 대한 관심이 증가하면서 계속 성장. 대부분 AI 서버 수요에 의해 주도
- JDA 1 고객사 : 새로운 요구 사항을 충족하기 위한 논의를 계속
- JDA2와 팹리스 고객사: 웨이퍼 런을 진행 중이며 올해 말에 결과를 볼 것으로 예상. 이들 각 회사는 새로운 기술 분야에서도 저희와 협력하는 데 관심을 표명
- 파운드리 고객사: 새로운 로트를 시작하기를 희망
- 신규 고객: 완전히 새로운 분야의 신규 고객과의 논의도 시작(고객사 20개->21개). 현재 그들과 첫 논의를 진행, 올해 말에는 라이선스 및 수익 기회로 이어지기를 바람
- 두 혁신적인 고객: 그들이 수행하고자 하는 작업량과 진행 속도에 고무되어 있음. 협력은 매우 빠르게, 그리고 광범위하게 계속 진행
- 딜레이된 혁신적인 고객: 이번 분기에도 그 고객과 계속 논의

- GaN : 재료 품질 개선 관찰과 일치하는 전기적 성능 개선의 징후를 현재 확인. 완전한 고객 공유 가능 데이터 세트를 목표로 이미 다음 단계를 진행
- 기존 고객 두 곳이 원래 계약 범위와 완전히 다른 데모 및 제품 분야를 계획: 28나노미터 공정, 하이-k 메탈 게이트, 완전 공핍형(FD) RF SOI, 매우 특수한 애플리케이션, 다른 메모리 애플리케이션 분야에서 많은 작업
- 아토메라의 업무량이 증가하여 현재 대량 생산으로의 전환에 초점을 맞춘 엔지니어링 팀과 계약 성사에 초점을 맞춘 영업 및 마케팅 팀에서 적극적으로 인력을 채용 중

US 20250248091A1

(19) United States

(12) Patent Application Publication

CONNELLY et al.

(10) Pub. No.: US 2025/0248091 A1

(43) Pub. Date: Jul. 31, 2025

(54) **SEMICONDUCTOR DEVICE INCLUDING SUPERLATTICE SOURCE/DRAIN**

(71) Applicant: **Atomera Incorporated**, Los Gatos, CA (US)

(72) Inventors: **DANIEL CONNELLY**, SAN FRANCISCO, CA (US); **DONGHUN KANG**, SAN JOSE, CA (US); **KEITH DORAN WEEKS**, CHANDLER, AZ (US); **NYLES WYNN CODY**, TEMPE, AZ (US); **ROBERT J. MEARS**, WELLESLEY, MA (US); **MAREK HYTHA**, BROOKLINE, MA (US); **HIDEKI TAKEUCHI**, SAN JOSE, CA (US)

(21) Appl. No.: **19/041,241**

(22) Filed: **Jan. 30, 2025**

Related U.S. Application Data

(60) Provisional application No. 63/626,683, filed on Jan. 30, 2024.

Publication Classification

(51) **Int. Cl.**

H10D 62/815	(2025.01)
H10D 30/00	(2025.01)
H10D 30/01	(2025.01)
H10D 62/13	(2025.01)

(52) **U.S. Cl.**

CPC ***H10D 62/8162*** (2025.01); ***H10D 30/019*** (2025.01); ***H10D 30/501*** (2025.01); ***H10D 62/151*** (2025.01)

(57) **ABSTRACT**

A semiconductor device may include a substrate, a stack of alternating gate and nanostructure layers above the substrate, and a first superlattice laterally adjacent the stack on a first side thereof and extending from the substrate to an upper surface of the stack to define a first source/drain region. The first superlattice may include a plurality of stacked groups of layers, with each group of layers including a plurality of stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The non-semiconductor monolayers of the first superlattice may be arranged along growth rings extending outwardly from respective adjacent nanostructure layer portions.





US 20250248090A1

(19) **United States**

(12) **Patent Application Publication**

CONNELLY et al.

(10) **Pub. No.: US 2025/0248090 A1**

(43) **Pub. Date: Jul. 31, 2025**

(54) **METHOD FOR MAKING SEMICONDUCTOR DEVICE INCLUDING SUPERLATTICE SOURCE/DRAIN**

(71) Applicant: **Atomera Incorporated**, Los Gatos, CA (US)

(72) Inventors: **DANIEL CONNELLY**, SAN FRANCISCO, CA (US); **DONGHUN KANG**, SAN JOSE, CA (US); **KEITH DORAN WEEKS**, CHANDLER, AZ (US); **NYLES WYNN CODY**, TEMPE, AZ (US); **ROBERT J. MEARS**, WELLESLEY, MA (US); **MAREK HYTHA**, BROOKLINE, MA (US); **HIDEKI TAKEUCHI**, SAN JOSE, CA (US)

(21) Appl. No.: **19/041,285**

(22) Filed: **Jan. 30, 2025**

Related U.S. Application Data

(60) Provisional application No. 63/626,683, filed on Jan. 30, 2024.

Publication Classification

(51) **Int. Cl.**
H10D 62/815 (2025.01)
H10D 30/01 (2025.01)
H10D 62/00 (2025.01)

(52) **U.S. Cl.**
CPC ***H10D 62/8161*** (2025.01); ***H10D 30/017*** (2025.01); ***H10D 62/01*** (2025.01)

(57) **ABSTRACT**

A method for making a semiconductor device may include forming a stack of alternating gate and nanostructure layers above a substrate, and forming a first superlattice laterally adjacent the stack on a first side thereof and extending from the substrate to an upper surface of the stack to define a first source/drain region. The first superlattice may include a plurality of stacked groups of layers, with each group of layers including stacked base semiconductor monolayers defining a base semiconductor portion, and at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The non-semiconductor monolayers of the first superlattice may be arranged along growth rings extending outwardly from respective adjacent nanostructure layer portions.

GAA에서 MST가 어떻게 사용되는지에 대한 상세한 특허가 공개되었습니다.

US 2025/0248091는 최첨단 로직 반도체의 핵심인 나노시트 트랜지스터(Nanosheet Transistor)의 소스/드레인(Source/Drain) 영역에 초격자 기술을 직접 적용하는 것을 다룹니다.

US 2025/0248090은 장치 특허(US 2025/0248091 A1)의 직접적인 제조 방법에 대한 것입니다. 이전 특허가 무엇을 보호했다면(최종 장치의 구조), 이 특허는 어떻게 만드는지에 대한 공정을 보호합니다.

장치 구조와 제조 방법 모두에 대한 특허를 확보함으로써, Atomera는 강력한 지적 재산권 장벽을 구축합니다. 경쟁사들은 유사한 장치를 쉽게 만들 수도 없고('8091 특허 침해), 유사한 공정을 사용하여 만들 수도 없습니다(이 '8090 특허 침해).

특허의 내용을 알아보겠습니다.

발명의 명칭 : 초격자 소스/드레인을 포함하는 반도체 소자 (SEMICONDUCTOR DEVICE INCLUDING SUPERLATTICE SOURCE/DRAIN)

내용: **차세대 트랜지스터 구조인 나노시트(또는 GAA, Gate-All-Around) FET의 소스 및 드레인 영역을 초격자 (Superlattice) 물질로 형성**하는 새로운 반도체 소자 구조에 관한 것

GaN 특허와 다른 점은 GaN-on-Si에서는 초격자 기술을 서로 다른 물질 사이의 '계면'이나 '버퍼층'으로 사용했고, 이 특허에서는 초격자 물질 자체가 트랜지스터의 핵심 구성요소인 소스/드레인으로 직접 사용된다는 점에서 기술적으로 큰 차이가 있습니다.

3나노 이하의 최첨단 공정에서 사용되는 나노시트 트랜지스터는 채널(전류가 흐르는 통로)이 매우 얇은 시트(sheet) 형태로 만들어져 높은 성능과 낮은 누설 전류를 구현합니다. 하지만 이런 초미세 구조에서는 다음과 같은 심각한 기술적 난제에 직면합니다.

도펀트 확산 (Dopant Diffusion): 소스/드레인 영역에는 저항을 낮추기 위해 매우 높은 농도의 불순물(도펀트, 예: 인(P))을 주입해야 합니다. 하지만 이 도펀트가 매우 얇은 나노시트 채널로 새어 들어가면 트랜지스터의 특성을 저하시키는 심각한 문제가 발생합니다.

높은 저항: 소스/드레인의 저항을 충분히 낮추지 못하면 트랜지스터의 전체 성능이 저하됩니다. 이를 위해 높은 농도의 도펀트가 필요하지만, 이는 확산 문제를 더욱 악화시킵니다.

응력 공학 (Strain Engineering)의 한계: N-채널 트랜지스터의 성능을 높이려면 채널에 인장 응력(tensile strain)을 가하는 것이 유리합니다. 인(Phosphorus) 도펀트는 이러한 응력을 제공하는 장점이 있지만 확산이 잘 되는 단점이 있습니다. 반면, 비소(Arsenic)는 확산이 덜하지만 저항이 높고 인장 응력을 제공하지 못하는 단점이 있습니다.

초격자 소스/드레인의 기능

- 도펀트 포획 (Dopant Trapping): 초격자 구조는 내부에 도펀트(예: 인)를 효과적으로 포획(trap)하여 나노시트 채널 33로 확산되는 것을 막아줍니다.
- 고농도 도펀트 활성화: 이 구조는 1×10^21 /cm3 이상의 매우 높은 농도의 인(Phosphorus) 도펀트를 안정적으로 유지할 수 있게 해줍니다. 이는 소스/드레인의 저항을 크게 낮추는 데 기여합니다.
- 응력 향상: 고농도의 인(P)을 사용함으로써 채널에 유익한 인장 응력(tensile strain)을 효과적으로 전달하여 전자의 이동도를 높이고 트랜지스터의 구동 전류를 증가시킵니다.
- 버퍼층 대체 가능성: 이러한 장점 덕분에, 기존에 도펀트 확산을 막기 위해 사용되던 비소(As) 버퍼층의 필요성을 줄이거나 완전히 제거할 수 있습니다

제조 방법

- 초격자 소스/드레인 형성: 스택 양옆의 빈 공간에 초격자 물질을 성장시켜 소스/드레인 영역을 형성합니다.
- 도핑: 초격자 성장 시, 인(PH3)과 같은 도펀트 가스를 함께 주입하여 높은 농도의 도펀트가 포함된 소스/드레인을 그 자리에서(in-situ) 형성할 수 있습니다
- 낮은 저항을 얻으려면 소스/드레인 영역에 고농도 도핑이 되어야 합니다. 이 방법에는 초격자가 성장하는 동안(in-situ doping) 도핑하는 단계가 포함됩니다.
- 새로운 재료(초격자)를 GAAFET의 복잡한 소스/드레인 영역에 통합하면서 섬세한 나노시트 채널을 손상시키지 않는 방법도 포함됩니다.
- 성능에 매우 중요하지만 기존 방법으로는 확산 때문에 만들기 어려운, 매우 높고 급격한 도펀트 프로파일을 달성하는 방법이 제조 방법 특허에 포함됩니다.

이 방법은 도펀트 제어 및 저항 관리와 같이 트랜지스터를 3nm 이하로 미세화하는 데 있어 가장 어려운 과제에 대한 잠재적인 해결책을 제공합니다. 두 개의 특허는 Atomera의 초격자 기술을 고성능 컴퓨팅의 미래를 위한 핵심 기술로 포지셔닝하는 강력한 전략적 움직임을 나타냅니다.

내일 한국시간 오전 6시에 atomera 2Q25컨퍼런스 콜이 있습니다. 누구나 들을 수 있으며, 다음 주소로 등록 가능합니다.

https://atomera.zoom.us/webinar/register/WN_i19InePJTE6L81r3FBYChA#/registration

저는 사전에 몇개의 질문을 메일로 보냈었고, QnA시간을 통해서 몇개의 답을 들을 수 있을 것으로 기대합니다. 컨퍼런스 콜이 끝나면 간단히 내용을 요약해드리고, 나중에 전체 번역과 제 의견을 전달해드리겠습니다.

2분기에는 크게 기대할만한 요소는 많지 않을 것 같지만, 고객사와의 진전된 진행 사항을 들을 수 있을 것으로 기대합니다. 가장 안좋은 케이스를 예상한다면 STM ph5 진입이 딜레이되거나, 문제가 있는 경우일 것이고, 가장 좋은 케이스를 예상한다면 어떤 고객사와 실질적인 계약에 가까워진 것일 겁니다. 현재 제 기본 예상은 큰 변화 요소는 없이 고객사와의 진행사항에서 진전이 있는 것입니다.

반도체 업계는 워낙 NDA를 철저히 지키기 때문에 고객사와의 진행사항에 대한 정보도 실시간으로 얻기는 어렵습니다. 그렇지만, 기술에 대한 이해도를 높이고, 업계 관계자들과의 대화를 통해서 방향성을 예측하고 신뢰도를 검증해나가면서 정확도를 올릴 수 있습니다. 아토메라 역시 고객사명을 밝히지 않는 경우가 대다수이지만, 현재는 대부분 추론 가능한 수준에 있기 때문에 고객사와의 진행 상황 업데이트는 회사의 현 주소를 파악하는데 큰 도움이 될 것으로 생각합니다.